17/07/2025, Noticias en línea de fibra óptica, impulsado por la rápida evolución de los grandes modelos de IA y la infraestructura informática, el centro de computación inteligente se está acelerando hacia una nueva era de interconexión con "la luz como núcleo". Los circuitos integrados fotónicos (PIC) se han convertido en una tecnología clave que respalda la computación de alto rendimiento debido a sus ventajas de gran ancho de banda, bajo consumo de energía y tamaño reducido. Sin embargo, el cuello de botella que restringe la aplicación a gran escala de los PIC no está en el diseño, sino en el proceso de fabricación y prueba. Las pruebas tradicionales a nivel de módulo ya no pueden satisfacer los requisitos de consistencia y rendimiento de los chips ópticos de silicio, y se ha convertido en un camino clave para mejorar la capacidad de producción y acelerar la implementación de aplicaciones.

Este artículo proporcionará un análisis en profundidad de las tendencias de desarrollo y los desafíos de prueba de la interconexión PIC, y explorará las capacidades de aplicación de la plataforma de sonda automatizada EXFO OPAL en las pruebas de acoplamiento de bordes a nivel de oblea, lo que ayudará a lograr una implementación a gran escala y eficiente de los chips integrados fotónicos.

Cuellos de botella de conectividad impulsados por la IA y desafíos de prueba

Antecedentes de la industria
En los últimos años, la escala de los parámetros de los grandes modelos de IA ha aumentado exponencialmente, la potencia de cálculo de la GPU ha seguido aumentando, mientras que el ancho de banda de la red solo ha aumentado 1,4 veces, formando una importante "diferencia de tijera", y el sistema de red se está convirtiendo en el cuello de botella central que limita la eficiencia de los centros de computación inteligente. La interconexión óptica, especialmente las arquitecturas paralelas de alta velocidad basadas en PIC, se considera un camino clave para romper los cuellos de botella.

Sin embargo, la implementación a gran escala de los PIC enfrenta serios desafíos, especialmente en el proceso de prueba. A medida que la capacidad de los chips evoluciona a 100 Tb/s o incluso Pb/s, la escala de integración y el número de canales han aumentado, lo que genera tres problemas principales:
Alta complejidad de fabricación: un solo chip integra miles de dispositivos ópticos, con un área grande, múltiples canales y un acoplamiento funcional complejo;

Aumento drástico de la dificultad de las pruebas: la etapa tradicional de pruebas a nivel de módulo se queda atrás, lo que puede causar fácilmente desperdicio de materiales y procesos, y es difícil lograr el control de circuito cerrado.

Mayor riesgo de rendimiento: la falta de verificación funcional de los sistemas a nivel de oblea conduce a la exposición de chips defectuosos en las últimas etapas del proceso, lo que ralentiza el ritmo de la producción en masa.

Según las estadísticas, el costo de TAP (prueba, montaje y embalaje) ha representado más del 80% del costo de fabricación de los chips PIC, que es mucho más alto que el de los chips eléctricos tradicionales.

De la verificación de parámetros a la garantía de la función del sistema

Sistema de prueba
Para garantizar un rendimiento estable y el rendimiento de fabricación de los chips PIC en aplicaciones de alta complejidad, las pruebas ópticas se ejecutan a través de todo el proceso, desde la verificación del diseño hasta la entrega del módulo. De acuerdo con las diferentes etapas y propósitos de las pruebas, se puede dividir en tres etapas y dos tipos de métodos.

Tres etapas principales de prueba:
Pruebas a nivel de oblea: realizar el corte y el embalaje de los chips para centrarse en los parámetros ópticos básicos, como la pérdida de inserción (IL) y la pérdida relacionada con la polarización (PDL) para detectar chips defectuosos de forma temprana, mejorar el rendimiento y controlar los costos.

Pruebas a nivel de paquete: realizar después del embalaje del chip para verificar el impacto de la eficiencia del acoplamiento, el estrés del embalaje y otros factores en el rendimiento, es el enlace clave que conecta la fabricación de front-end y la integración del sistema de back-end.

Pruebas a nivel de módulo: para módulos completos (como OSFP/QSFP), verifica indicadores a nivel de sistema como la tasa de error de bits (BER), el diagrama de ojo, TDECQ y la potencia de transmisión, que es una inspección de calidad final antes de salir de fábrica.

Dos tipos de métodos de prueba:
Pruebas de parámetros: centrándose en la estructura del dispositivo y las características del material, como el ancho de banda, la pérdida, la velocidad de respuesta, etc., a menudo se utiliza para la verificación del diseño y la optimización del proceso;

Pruebas funcionales: simular el entorno de aplicación real para evaluar el rendimiento general del chip a longitudes de onda, velocidades y formatos de modulación específicos, como la tasa de error de bits y la relación señal-ruido.

Dividir científicamente las etapas de prueba y hacer coincidir los métodos de prueba apropiados se ha convertido en una estrategia clave para mejorar la eficiencia y la consistencia de la fabricación de PIC. Especialmente en la etapa de producción en masa, las pruebas funcionales a nivel de oblea se están convirtiendo en un punto de partida clave para romper los cuellos de botella de las pruebas y acelerar la industrialización.

Las pruebas funcionales avanzan, y la verificación a nivel de oblea se convierte en el foco

Tendencias tecnológicas
Con la mejora continua de la integración, la complejidad y los escenarios de aplicación de los chips PIC, la industria ha llegado a un consenso de que las pruebas funcionales a nivel de sistema deben avanzar desde la etapa tradicional del módulo hasta el embalaje e incluso la etapa de la oblea. Esta tendencia no es solo el resultado de la evolución tecnológica, sino también la forma de garantizar el rendimiento, controlar los costos y lograr una entrega de alta calidad.

¿Por qué las pruebas tienen que adelantarse?

Adelantar las pruebas puede identificar defectos funcionales al principio de la fabricación, evitar que los chips defectuosos fluyan hacia procesos de alto costo y reducir fundamentalmente el retrabajo y el desperdicio. Los beneficios específicos incluyen:
Control de costos: detección temprana de productos defectuosos para reducir las altas pérdidas en la etapa de embalaje y montaje;

Mejora de la eficiencia: agilizar el proceso de prueba a nivel de módulo y acelerar el ritmo de entrega del producto;

Garantía de calidad: detectar desviaciones a nivel de sistema antes para mejorar la consistencia y la fiabilidad del chip;

Circuito cerrado del proceso: datos de prueba que se retroalimentan al proceso de fabricación para ayudar al diseño y la optimización continua del proceso.

Desafíos técnicos de las pruebas avanzadas:
A pesar de las claras tendencias, todavía existen desafíos importantes para lograr la verificación funcional a nivel de oblea, que incluyen:
Acoplamiento de alta precisión difícil: es necesario lograr un acoplamiento de bordes multicanal, de gran matriz y de baja pérdida de inserción, lo que exige mejores requisitos de precisión de alineación y repetibilidad.

Medición de índice compleja: medición precisa de indicadores clave a nivel de sistema como BER, TDECQ, factor Q, IL, RL, PDL, etc.;

Alta compatibilidad de la plataforma: la plataforma de prueba debe adaptarse a una variedad de materiales (Si, InP, LiNbO₃) y formas de embalaje (CPO, MCM, etc.);

Alta demanda de automatización e inteligencia: es necesario admitir el control de canales paralelos, la recopilación de datos en tiempo real y la vinculación para lograr "pruebas y ajuste" y "optimización en línea".

Con la mejora continua de la densidad de canales y la velocidad de transmisión, las pruebas funcionales a nivel de oblea no solo son una herramienta poderosa para controlar los costos, sino también una capacidad central para garantizar el rendimiento y la entrega a gran escala. De cara al futuro, la industria necesita urgentemente construir una plataforma de prueba automatizada flexible que admita múltiples etapas, múltiples canales y múltiples formas de acoplamiento para promover la actualización integral del sistema de prueba PIC.

EXFO ha construido un sistema de plataforma de prueba inteligente PIC

solución
Para satisfacer las necesidades de las pruebas funcionales avanzadas, la verificación a nivel de oblea y la producción en masa, EXFO lanzó la serie OPAL de plataformas de sonda automatizadas para construir un sistema de prueba de extremo a extremo, desde la verificación científica hasta la entrega por lotes. La plataforma tiene un alto grado de automatización, modularidad y capacidades de expansión flexibles, admite pruebas de múltiples formas de embalaje y múltiples acoplamientos ópticos desde un solo troquel hasta obleas de 300 mm, y abre el circuito cerrado de pruebas de oblea-paquete-módulo, que es una herramienta clave para lograr una entrega de alta calidad de chips fotónicos.

1. Soporte de múltiples formas de embalaje: estación de sonda de la serie OPAL
OPAL-EC|Plataforma insignia de prueba de acoplamiento de bordes a nivel de oblea
Diseñada específicamente para pruebas automatizadas de acoplamiento de bordes a nivel de oblea. La plataforma admite obleas de hasta 300 mm, una mesa giratoria de 105° y acoplamiento paralelo multicanal, integra módulos de alineación a nanoescala, sistemas de doble cámara superior e inferior y funciones de navegación de enfoque automático, y tiene una resolución de alineación de 0,5 nm y una precisión de posicionamiento de oblea de 3 nm, lo que mejora significativamente la eficiencia del acoplamiento y la consistencia de las pruebas.

Aplicaciones típicas: pruebas por lotes de dispositivos a nivel de oblea, como moduladores ópticos de silicio y MRR; detección y verificación a gran escala de PIC de IA, comunicación y escenarios de detección; verificación rápida de acoplamiento de bordes a nivel de oblea de múltiples puertos y alta densidad.

Este es un video, por favor, salte al enlace al contenido correspondiente del artículo para verlo
OPAL-MD|Una plataforma de prueba de múltiples chips que conecta la I+D y la producción en masa
Es adecuado para pruebas de múltiples matrices o paquetes complejos (como MCM, CPO), y es adecuado para pruebas piloto y producción en masa de bajo volumen de spinballs. La plataforma admite pruebas paralelas de múltiples chips, software de control de automatización PILOT integrado, que cubre todo el proceso de guía de chips, calibración, ejecución y análisis de datos, y tiene capacidades de configuración flexibles para satisfacer las necesidades de verificación por lotes de estructuras de embalaje complejas.

Aplicaciones típicas: proyecto de cinta MPW y evaluación de módulos integrados de múltiples chips; pruebas de funciones de embalaje complejas y CPO de alta velocidad; módulos de telecomunicaciones, campos de conducción autónoma, etc.

OPAL-SD|Plataforma flexible para investigación científica y validación de bajo volumen

Una plataforma de sonda semiautomática de nivel de entrada para universidades, instituciones de investigación y equipos de inicio, adecuada para la verificación rápida de funciones ópticas/eléctricas en un solo chip y en pequeños lotes. La plataforma admite la operación manual y semiautomática, y está equipada con sondas ópticas/eléctricas modulares para una alineación precisa y un cambio flexible. El software de prueba PILOT integrado admite el control automático básico, la adquisición y el análisis de datos, lo que lo convierte en una opción ideal para la verificación de la investigación científica y la incubación de tecnología.

Aplicaciones típicas: evaluación temprana del diseño y verificación funcional de chips PIC; experimentos de enseñanza, incubación de tecnología y detección de procesos; investigación académica, pruebas de desarrollo de bajo volumen de inicio.

Este es un video, por favor, salte al enlace al contenido correspondiente del artículo para verlo

2. Plataforma de software PILOT: un centro de pruebas inteligente basado en datos

PILOT es el software de control central de EXFO construido especialmente para la plataforma de sonda OPAL, que se ejecuta a través de la configuración de pruebas, el control del equipo, la ejecución del proceso, el análisis de datos y la generación de informes, y construye un circuito cerrado de prueba de chips PIC automatizado, rastreable y escalable. Su arquitectura modular y su fuerte interoperabilidad admiten el proceso completo de pruebas, desde un solo troquel hasta una oblea, desde I+D hasta la línea de producción. Sus competencias básicas incluyen:

Automatización del proceso y control conjunto del equipo: leer automáticamente los dibujos CAD, identificar los diseños de Die y vincular láseres, medidores de error de bits, medidores de potencia y otros equipos para lograr el control de todo el proceso de alineación, calibración y adquisición.

Secuencias de comandos flexibles y programación concurrente: el módulo de secuenciador incorporado admite secuencias de comandos Python/Excel, paralelismo de subprocesos múltiples y programación de secuencias de pruebas, adaptándose a escenarios multicanal.

Gestión de datos estructurados: base de datos en la nube/local incorporada para centralizar la gestión de planes de prueba, definiciones de componentes, parámetros de configuración y resultados de pruebas, y admitir la colaboración en múltiples sitios y el análisis de datos rastreables.

Optimización de pruebas de omisión impulsada por IA: PILOT es compatible de forma nativa con herramientas de IA que pueden entrenar e implementar modelos, identificar patrones de defectos, predecir resultados y omitir de forma inteligente pruebas redundantes, lo que mejora significativamente el rendimiento y la eficiencia de las pruebas.

Fuerte ecosistema de interoperabilidad: se puede integrar a la perfección con Excel, MATLAB, Power BI y otras herramientas para ayudar a los usuarios a completar de manera eficiente el análisis de datos y la generación de informes.
La plataforma PILOT ha logrado verdaderamente el salto de la "verificación estática" al "ajuste dinámico de parámetros", de las "pruebas de un solo punto" a la "colaboración de procesos", y es el centro de software central que respalda la industrialización de las pruebas automatizadas de chips PIC a nivel de oblea.

Gestión de datos estructurados: las bases de datos en la nube/locales integradas permiten la gestión centralizada de planes de prueba, definiciones de componentes, parámetros de configuración y resultados de pruebas, lo que respalda la colaboración en múltiples sitios y el análisis de datos rastreables.

Optimización de pruebas de omisión impulsada por IA: PILOT es compatible de forma nativa con herramientas de IA y puede entrenar e implementar modelos para identificar patrones de defectos, predecir resultados, omitir de forma inteligente pruebas redundantes y mejorar significativamente el rendimiento y la eficiencia de las pruebas.

Fuerte ecosistema de interoperabilidad: se puede integrar a la perfección con herramientas como Excel, MATLAB, Power BI, etc., lo que ayuda a los usuarios a completar de manera eficiente el análisis de datos y la generación de informes.
La plataforma PILOT ha logrado verdaderamente una transición de la "verificación estática" al "ajuste dinámico de parámetros" y de las "pruebas de un solo punto" a la "colaboración de procesos", y es el centro de software central que respalda la industrialización de las pruebas automatizadas de chips PIC a nivel de oblea.

3. Plataforma de pruebas CTP10: motor de pruebas funcionales de alta precisión
CTP10 es una plataforma de pruebas de dispositivos fotónicos de alto rendimiento lanzada por EXFO, diseñada específicamente para resonadores de microanillo MZI、 El diseño de verificación de parámetros de dispositivos pasivos y activos como filtros y VOA tiene las ventajas de alta precisión, amplia cobertura y gran escalabilidad, y es uno de los motores de prueba clave para la verificación funcional de PIC. Las ventajas principales incluyen:
Resolución sub picómetro: Admite el escaneo espectral de 20 fm para satisfacer las pruebas de respuesta del dominio de frecuencia precisa de dispositivos de microanillo de alta Q;

Cobertura de longitud de onda ultra ancha: cobertura de banda completa de 1240-1680 nm, adecuada para múltiples escenarios de aplicación, como telecomunicaciones, comunicación de datos y biosensores;

Rango dinámico ultra alto: >70 dB de rango dinámico de pérdida de inserción, capaz de medir múltiples parámetros como IL, PDL y respuesta espectral en un solo escaneo;

Soporte de matriz multicanal: Admite la medición paralela de más de 100 canales, adecuado para los requisitos de prueba de matriz de dispositivos de alta densidad, como AWG e interruptores ópticos;

Estabilidad del láser y calibración de trazabilidad: Módulo de calibración de potencia y láser DFB incorporado, que logra la estabilidad de salida y la trazabilidad de datos de todo el proceso.

CTP10 adopta un diseño modular, admite el doble control de la línea de comandos SCPI y la interfaz gráfica GUI, y se integra a la perfección con el software PILOT. Es adecuado para entornos de investigación y desarrollo, piloto y producción en masa, y es la solución de referencia en las pruebas PIC actuales que combina precisión, velocidad y escalabilidad.

Con el aumento continuo de la integración y la complejidad de los chips PIC, las pruebas se están moviendo de la "validación posterior" a la "incrustación previa". EXFO utiliza la estación de sonda OPAL, la plataforma de medición CTP10 y el software de automatización PILOT para construir un sistema de prueba inteligente que cubre obleas a sistemas, logrando un acoplamiento de alta precisión, paralelismo multicanal, análisis asistido por IA y toma de decisiones basada en datos, acelerando la transición de los chips PIC del laboratorio a aplicaciones a gran escala. Bajo la tendencia de la estrategia de prueba que avanza, las pruebas están evolucionando de una herramienta auxiliar a una fuerza central que impulsa la optimización de los procesos de fabricación de fotones y la colaboración de la industria.